Geodesic
“Многоэтажная” архитектура процессора
Informacionnye tehnologii i vyčislitelnye sistemy, no. 3 (2007), pp. 79-87 Cet article a éte moissonné depuis la source Math-Net.Ru

Voir la notice de l'article

@article{ITVS_2007_3_a7,
     author = {V. B. Egorov},
     title = {{\textquotedblleft}{\CYRM}{\cyrn}{\cyro}{\cyrg}{\cyro}{\cyrerev}{\cyrt}{\cyra}{\cyrzh}{\cyrn}{\cyra}{\cyrya}{\textquotedblright} {\cyra}{\cyrr}{\cyrh}{\cyri}{\cyrt}{\cyre}{\cyrk}{\cyrt}{\cyru}{\cyrr}{\cyra} {\cyrp}{\cyrr}{\cyro}{\cyrc}{\cyre}{\cyrs}{\cyrs}{\cyro}{\cyrr}{\cyra}},
     journal = {Informacionnye tehnologii i vy\v{c}islitelnye sistemy},
     pages = {79--87},
     year = {2007},
     number = {3},
     language = {ru},
     url = {http://geodesic.mathdoc.fr/item/ITVS_2007_3_a7/}
}
TY  - JOUR
AU  - V. B. Egorov
TI  - “Многоэтажная” архитектура процессора
JO  - Informacionnye tehnologii i vyčislitelnye sistemy
PY  - 2007
SP  - 79
EP  - 87
IS  - 3
UR  - http://geodesic.mathdoc.fr/item/ITVS_2007_3_a7/
LA  - ru
ID  - ITVS_2007_3_a7
ER  - 
%0 Journal Article
%A V. B. Egorov
%T “Многоэтажная” архитектура процессора
%J Informacionnye tehnologii i vyčislitelnye sistemy
%D 2007
%P 79-87
%N 3
%U http://geodesic.mathdoc.fr/item/ITVS_2007_3_a7/
%G ru
%F ITVS_2007_3_a7
V. B. Egorov. “Многоэтажная” архитектура процессора. Informacionnye tehnologii i vyčislitelnye sistemy, no. 3 (2007), pp. 79-87. http://geodesic.mathdoc.fr/item/ITVS_2007_3_a7/