Geodesic
Syntéza a minimalizace regulárních lineárních generátorů
Kybernetika, Tome 3 (1967) no. 2, pp. 127-146 Cet article a éte moissonné depuis la source Czech Digital Mathematics Library

Voir la notice de l'article

Classification : 03D05, 68Q45 
@article{KYB_1967_3_2_a2,
     author = {Pu\v{z}man, Josef},
     title = {Synt\'eza a minimalizace regul\'arn{\'\i}ch line\'arn{\'\i}ch gener\'ator\r{u}},
     journal = {Kybernetika},
     pages = {127--146},
     year = {1967},
     volume = {3},
     number = {2},
     language = {cs},
     url = {http://geodesic.mathdoc.fr/item/KYB_1967_3_2_a2/}
}
TY  - JOUR
AU  - Pužman, Josef
TI  - Syntéza a minimalizace regulárních lineárních generátorů
JO  - Kybernetika
PY  - 1967
SP  - 127
EP  - 146
VL  - 3
IS  - 2
UR  - http://geodesic.mathdoc.fr/item/KYB_1967_3_2_a2/
LA  - cs
ID  - KYB_1967_3_2_a2
ER  - 
%0 Journal Article
%A Pužman, Josef
%T Syntéza a minimalizace regulárních lineárních generátorů
%J Kybernetika
%D 1967
%P 127-146
%V 3
%N 2
%U http://geodesic.mathdoc.fr/item/KYB_1967_3_2_a2/
%G cs
%F KYB_1967_3_2_a2
Pužman, Josef. Syntéza a minimalizace regulárních lineárních generátorů. Kybernetika, Tome 3 (1967) no. 2, pp. 127-146. http://geodesic.mathdoc.fr/item/KYB_1967_3_2_a2/

[1] Elspas B.: The theory of autonomous linear sequential networks. IRE Trans. CT-6 (1959, March), 1, 45-60.

[2] Gill A.: Analysis of linear sequential circuits by confluence sets. IEEE Trans. EC-13 (1964, June), 3, 226-231. | MR | Zbl

[3] Green J. H., San Soucie R. L.: An error correcting encoder and decoder of high efflciency. Proc. IRE 46, 1741-1744.

[4] Gruder J. F., Perlman M.: A feedback shift-register scaler. IEEE Trans. Comm. and Electr. (1964, Nov.), 6, 745-752.

[5] Huffman D. A.: The synthesis of linear sequential coding networks. In Information Theory (ed. C. Cherry), Acad. Press, New York 1956. | Zbl

[6] Мишина А. П., Проскуряков И. В.: Высшая алгебра (СМБ). Наука, Москва 1965. | Zbl

[7] Peterson W. W.: Error-correcting codes. J. Wiley, 1961, New York (ruský překlad: Коды, исправляющие оюибки. Мир, Москва 1964). | MR | Zbl

[8] Roth H. H.: Linear binary shift register circuits utilizing a minimum number of mod-2 adders. IEEE Trans. IT-11 (1965, April), 2, 215-220.

[9] Sholefield P. H. R.: Shift registers generating maximal length sequences. Electr. Technology 37 (1960, Oct.), 10, 389-394.